Teradyne 소프트웨어 솔루션

설계-테스트용 Teradyne 도구

Teradyne은 고객이 시뮬레이션 파일(EVCD/VCD, STIL, WGL)을 테스터 플랫폼으로 변환하고, 사전 실리콘 검증을 수행하고, 테스터에서 직접 자체 설계 도구를 사용해 고수준 프로토콜로 테스트를 디버그할 수 있게 해 주는 다양한 소프트웨어 솔루션을 제공합니다.

• Test Data Link – Test Insight의 도구 세트로 디지털 설계 시뮬레이션-테스터 패턴 변환 경로를 최적화합니다. Test Insight와 협력하여 제공됩니다.

• Virtual Test Wizard – ATE 인식 테스트 벤치를 만들어 사후 실리콘 ATE와 동일한 결과로 디지털 사전 실리콘 테스트를 수행합니다. Test Insight와 협력하여 제공됩니다.

• PortBridge(UltraFlex) – 설계자 도구가 테스터 트랜잭션을 원활하게 구동할 수 있게 해 주는 특허 PortBridge 기술을 통해 칩 수준 설계 디버그를 수행합니다.

테스트 프로그램 개발 및 디버그

• QuickCalc – 편리한 단일 도구에서 일반적으로 사용되는 수식 및 계산

• Oasis Tool Suite(UltraFlex, J750, FLEX) – 다음과 같은 도구 모음으로 테스트 프로그램 개발 수명 주기를 최적화합니다.
  • IG-Flow – 복잡한 테스트 프로그램 플로 시각화
  • IG-Link – 칩 모델 재사용 및 협업 개발을 지원하는 프로그램 모듈성
  • IG-Review – 코딩 비효율을 줄이는 테스트 프로그램 분석
  • IG-Diff – 테스트 프로그램 비교 및 변경 추적 가능성
  • IG-Sim – 응답 시뮬레이션 및 회귀 테스트 수행
  • IG-Logger – 테스터 상태 자동 캡처
  • IG-Data – 사용자 지정 도구 개발을 위한 테스트 프로그램 요소에 손쉽게 액세스
  • Utilities – 버그 제출, 소프트웨어 버전 간 프로그램 변환 등을 지원하는 추가 유틸리티

• TerMSTApp(ETS-800) – 디버그된 모범 사례 코드 라이브러리로 효율성을 개선합니다.

• Showtool(ETS-800) – 테스터 상태를 빠르고 쉽게 캡처, 기록 및 표시하여 디버그 속도를 높입니다.

• Skeleton Generator(ETS-800) – 테스트 프로그램 생성을 자동화합니다.

• DIB Diagnostics – 사용자 지정 DIB 설계를 기능적으로 테스트해 결함 검출률을 극대화합니다.

TTR(Test Time Reduction):

• Timelines – 세부적인 테스트 프로그램 실행을 시각화 및 분석하여 잠재적인 TTR(Test Time Reduction)을 식별하고, 동시 테스트를 사용해 프로그램을 최적화하고, 멀티 사이트 효율성을 얻습니다.

상관관계/생산 소프트웨어:

• Examinator
• STDF Merge & Repair – 원시 STDF 데이터 파일을 보고 수정하고 처리합니다.
• DIB Health Monitor – 마모된 구성 요소와 같은 DIB 문제로 인한 잠재적인 수율 손실을 식별합니다.
• Fault-Detection Engine(UltraFlex) – 생산 결과에서 예기치 않은 편차를 식별해 즉시 해결합니다.
• Tester Information Collector(UltraFlex) – 자산을 추적, 관리 및 최적화합니다. 테스트 프로그램 요구 사항을 사용 가능한 테스터 구성에 맞추고, 테스터-테스터 인스투르먼트 이동을 추적하고, 시스템 상태를 모니터링합니다.